Advanced Low-Voltage CMOS logic. Operating voltage: 1.65 to 3.6. Compatibility: Input CMOS, Output CMOS. Latch-up performance exceeds 250 mA per JESD 17, Seria układów logicznych = ALVC, Tryb blokady = Przezroczysty, Elementy blokujący = Typ D, Liczba bit
Ta witryna używa ciasteczek (cookies), dzięki którym może służyć Państwu lepiej - polityka plików cookies.